林蔚文
Synplicity 在美國加州聖荷西的嵌入式系統會議上宣布 ReadyIP 計劃，這個計劃是針對簡化 FPGA 系統設計中 IP 取得、評價和使用的流程；為業界提供 FPGA 設計實現的通用 IP 整合的安全流程，現有的用戶能夠藉由使用 Synplicity 的業界標準整合式合成環境如 Synplify Pro 或是 Synplify Premier 的解決方案，在其 FPGA 設計中整合幾個不同第三方廠商的 IP 。
這個 ReadyIP 計劃包括利用標準的 IP 加密技術，與版權管理來簡化系統評估的過程等關鍵因素，System Designer 是一種獨立不同的新技術並擁有整合獨立 IP 的功能，同時亦是 Synplicity 電路合成解決方案的一部份；利用「只要按鈕即可啟動」的網路權限直接從 Synplicity 的 FPGA 設計環境獲得第三方供應商的 IP，並利用 SPIRIT Consortium 的 IP–XACT IP 封裝格式使來自不同管道的 IP 能夠混合在一個系統中同時運作，當然也包括利用公司內部自行開發的 IP 。
Synplicity 同時宣布其 ReadyIP 計劃已獲得 IP 供應廠商的支持；Synplicity 的合作夥伴包括 ARM, CAST, Gaisler Research, 和 Tensilica 。客戶將可透過這項新計劃從這些廠商獲得經過篩選的加密 IP，並可在多種不同的 FPGA 裝置平台上實現。
Synplicity 認為其 ReadyIP 計劃是可讓使用 IP 實現在 FPGA 的客戶將受益，原因在於：1) 在取得技術授權之前可試用 IP 。 2) 提高使用 IP 整合系統時的設計效率。 3) 利用標準的規範創建自己內部 IP 重複使用的整合流程。
Synplicity 資深行銷副總裁 Andy Haines 表示，Synplicity 的 ReadyIP 計劃可以讓一家公司包裝自己的 IP，以安全地授權出去，進而可以重複使用系統設計且在 Synplicity 的 ReadyIP 設計流程進行。
ReadyIP 流程支援 SPIRIT Consortium 的 IP-XACT 工業標準規格 IP 的整合和配置，且支持 Synplicity 的 OpenIP 加密方法，使 IP 供應商能夠為潛在客戶和現有客戶提供 IP 。 Synplicity 已捐贈這個加密方法給 IEEE，且標準化的過程已正式由 IEEE P1735 工作群組執行。