林蔚文
半導體設計及驗證軟體廠商 Synplicity 宣布推出 System Designer，元件獨立的智產 (IP) 配置和系統級整合環境工具已經整合加入 Synplicity 的 Synplify Pro 和 Synplify Premier FPGA 設計實現合成工具。 System Designer 可提供用戶選擇，調整，和整合公司內部，及第三方提供的 IP 。在 IP -XACT 格式下整合 IP，以輕易實現到不同供應商的各種各樣的 FPGA 產品，這些供應商包括由 Actel ， Altera 和 Lattice Semiconductor 以及 Xilinx 等。此全新工具提供 FPGA 設計人員，利用 IP 和系統層級的功能區塊整合，以一個極具產能的流程，在 FPGA 上建置複雜的系統。
System Designer 是 Synplicity ReadyIP 計劃中的一個關鍵組成部分，其目的是簡化在 FPGA 平台進行系統設計開發時，IP 的授權、評估與使用。 ReadyIP 計劃能讓用戶透過採用 Synplicity 領先業界的電路合成工具中的 System Designer，輕易進行評估和試用有意購買的 IP 。
Synplicity 資深產品行銷經理 Angela Sutton 指出，藉由最新的可編程裝置提供更高的密度，速度，專用資源和快速上市的優勢，FPGA 產品可成為整個系統電路實現的載具。 System Designer 的功能率先使客戶能評估眾多供應商的不同 IP，並建置在不同 FPGA 平台上。
System Designer 工具接受符合 SPIRIT Consortium 的 IP-XACT 標準描述規範的 IP 作為輸入的 IP，並產出高階的 RTL 程式碼和隨時可整合整體設計的電路合成的 Synplify project 設定檔 (Synplify project file) 。 System Designer 用戶可通過網路瀏覽器獲得授權，整合第三方提供之 IP 到 Synplicity 的合成軟體產品。使用 Synplify Pro and Synplify Premier FPGA 設計實現工具時，設計人員可利用 System Designer 瀏覽，並下載參與該 ReadyIP 計劃的 Synplicity 合作夥伴的 IP，這些公司目前包含 ARM，CAST，Gaisler 研究中心，以及 Tensilica，因此，很容易評估不同 FPGA 設計所需的 IP 選擇方案。
System Designer 是以開放程式碼的 Eclipse 為基礎，這是一項為提供強大的可擴充性所訂的世界標準。除此之外，System Designer 工具能允許 Synplify Pro and Synplify Premier 的現有使用者維護，並發展已轉成 IP-Xact 格式的系統層級模組區塊以及元件，然後能在多種的設計和不同世代的 FPGA 設計中，重複利用這些模組。
ARM 處理器產品部執行副總裁及總經理 Graham Budd 表示，Synplicity 的 System Designer 客戶將能夠下載一個試用版的 ARM Cortex-M1 處理器，並迅速配置和連接周邊的 IP，然後自動產生可隨時使用 Synplify Pro 或 Synplify Premier 進行合成的設計說明。
Tensilica 行銷暨事業發展部副總裁 Steve Roddy 則表示，過去一年，Tensilica 與 Synplicity 密切合作，共同開發此 System Designer 工具。 System Designer 工具使 FPGA 設計人員能花費較少的精力在系統構建與整合上，進而更專注在進行系統的分析。