林蔚文2008-04-291min0

Synplicity推FPGA與IP整合工具

半導體設計及驗證軟體廠商Synplicity宣布推出System Designer,元件獨立的智產(IP)配置和系統級整合環境工具已經整合加入Synplicity的Synplify Pro和Synplify Premier FPGA設計實現合成工具。

半導體設計及驗證軟體廠商Synplicity宣布推出System Designer,元件獨立的智產(IP)配置和系統級整合環境工具已經整合加入Synplicity的Synplify Pro和Synplify Premier FPGA設計實現合成工具。System Designer可提供用戶選擇,調整,和整合公司內部,及第三方提供的IP。在IP -XACT格式下整合IP,以輕易實現到不同供應商的各種各樣的FPGA產品,這些供應商包括由Actel , Altera和Lattice Semiconductor以及Xilinx等。此全新工具提供FPGA設計人員,利用IP和系統層級的功能區塊整合,以一個極具產能的流程,在FPGA上建置複雜的系統。

System Designer是Synplicity ReadyIP 計劃中的一個關鍵組成部分,其目的是簡化在FPGA平台進行系統設計開發時,IP的授權、評估與使用。ReadyIP計劃能讓用戶透過採用Synplicity領先業界的電路合成工具中的System Designer,輕易進行評估和試用有意購買的 IP。

Synplicity資深產品行銷經理Angela Sutton指出,藉由最新的可編程裝置提供更高的密度,速度,專用資源和快速上市的優勢,FPGA產品可成為整個系統電路實現的載具。System Designer的功能率先使客戶能評估眾多供應商的不同IP,並建置在不同FPGA平台上。

System Designer工具接受符合SPIRIT Consortium的 IP-XACT標準描述規範的IP作為輸入的IP,並產出高階的RTL程式碼和隨時可整合整體設計的電路合成的Synplify project設定檔(Synplify project file)。System Designer用戶可通過網路瀏覽器獲得授權,整合第三方提供之IP到Synplicity的合成軟體產品。使用Synplify Pro and Synplify Premier FPGA設計實現工具時,設計人員可利用System Designer瀏覽,並下載參與該ReadyIP計劃的Synplicity合作夥伴的IP,這些公司目前包含ARM,CAST,Gaisler研究中心,以及Tensilica,因此,很容易評估不同FPGA設計所需的IP選擇方案。

System Designer是以開放程式碼的Eclipse為基礎,這是一項為提供強大的可擴充性所訂的世界標準。除此之外,System Designer工具能允許Synplify Pro and Synplify Premier的現有使用者維護,並發展已轉成IP-Xact格式的系統層級模組區塊以及元件,然後能在多種的設計和不同世代的FPGA設計中,重複利用這些模組。

ARM處理器產品部執行副總裁及總經理Graham Budd表示,Synplicity的System Designer客戶將能夠下載一個試用版的ARM Cortex-M1處理器,並迅速配置和連接周邊的IP,然後自動產生可隨時使用Synplify Pro或 Synplify Premier進行合成的設計說明。

Tensilica行銷暨事業發展部副總裁Steve Roddy則表示,過去一年,Tensilica與Synplicity密切合作,共同開發此System Designer工具。System Designer工具使FPGA設計人員能花費較少的精力在系統構建與整合上,進而更專注在進行系統的分析。

關於我們

自1990年創刊UXmaster雜誌,1991年獲得美國LAN Magazine獨家授權中文版,2006年獲得CMP Network Computing授權,2009年合併CMP Network Magazine獨家授權中文版,2014年轉型為《網路資訊》雜誌網站,為台灣中小企業協助技術領導者落實企業策略,了解網路規劃及應用,為企業網路應用、管理、MIS、IT人員必備之專業雜誌網站。


與我們聯絡

加入《網路資訊》雜誌社群

© Copyright 2017 本站版權所有,禁止任意轉載 網路資訊雜誌 / 心動傳媒股份有限公司 聯絡電話:+886 2 29432416